Verification engineer

Verification Engineer

Localisation : Antibes, France

Description de poste :

Nous recherchons un ingénieur en vérification de conception de circuits intégrés (IC) pour l’un de nos clients dans le sud de la France. Vous serez impliqué dans le développement de la prochaine génération de solutions IP de l’entreprise, permettant la conception de réseaux interconnectés numériques extrêmement configurables.

Missions :
 

• Développement avancé de bancs de test basés sur UVM et débogage associé.
• Définition, documentation, développement et exécution de tests/coverage de vérification RTL au niveau système.
• Vérification des performances et prise en compte de la consommation d'énergie.
• Résolution des régressions, débogage des conceptions RTL en Verilog et System Verilog.
• Aide à l'amélioration et au raffinement des processus de vérification, des méthodologies et des métriques.
• Expertise en UVM sur des projets SoC complexes, du développement de bancs de test à la fermeture de la vérification.

• Doctorat ou master en informatique ou dans un domaine connexe.
• 2-3+ années d'expérience en conception et vérification numérique de SoC.
• Améliorations du flux de vérification en utilisant des langages de programmation logicielle.
• Solides compétences en débogage de RTL (Verilog) et de bancs de test UVM/C.
• Expérience dans l'intégration de VIPs fournis par des fournisseurs pour la vérification au niveau unité et système.
• Excellentes capacités de résolution de problèmes, de communication et de travail d'équipe.
• Autonome, capable de travailler avec un minimum de supervision.
• Expérience avec les protocoles Arm AMBA.
• Expérience avec les générateurs de HW numériques, méthodologie et concept.

Si vous êtes passionné par la conception de circuits intégrés et que vous souhaitez rejoindre une entreprise innovante en pleine croissance, postulez dès maintenant !